Daha verimli ve ölçeklenebilir bellek
Saimemory girişimi, istiflenmiş DRAM mimarisini temel alarak HBM’ye rakip bir yapı geliştirmeye odaklanıyor. Girişimin ilk prototiplerinin 2027 yılında hazır olması beklenirken, hacimli üretim hedefi 2030 yılı olarak belirlenmiş durumda. Projede Intel’in çip tasarımındaki tecrübesi, Tokyo Üniversitesi’nin yenilikçi bellek patentleriyle buluşuyor. SoftBank ise Ar-Ge sürecine yaklaşık 3 milyar yen (yaklaşık 21 milyon dolar) fon sağlayarak projeye finansal destek sunuyor.
Günümüzde kullanılan geleneksel HBM teknolojisi, DRAM katmanlarının dikey olarak birbirine bağlandığı TSV (Through-Silicon Via) yapısını ve geniş veri yolu içeren interposer mimarisini temel alıyor. Bu sayede saniyede 1 TB ve üzeri veri aktarım hızlarına ulaşılabiliyor. Ancak bu yapı yüksek maliyetli, üretimi karmaşık ve enerji tüketimi açısından sınırlayıcı olabiliyor.
Saimemory’nin geliştirdiği yeni bellek mimarisi, sinyal yönlendirme ve bellek tazeleme yönetiminde köklü değişiklikler sunarak yüzde 50’ye varan enerji verimliliğinin yanı sıra gecikme süresi ve genel performansta iyileşme vaat ediyor.
Geçmişte denendi, başarılamadı
2011 yılında Samsung ve Micron’un birlikte geliştirdiği "Hybrid Memory Cube" (HMC) teknolojisi de benzer şekilde HBM'ye alternatif olmayı hedeflemişti. DDR3’e göre 15 kata kadar daha yüksek hızlar vaat eden HMC, ilk etapta sektörden destek görse de 2018 yılında üretimi durduruldu. Dolayısıyla tek başına bir alternatif yetmiyor, standart haline gelmiş bir ürünün yerini alabilecek kadar cazip olmak gerekiyor. Saimemory başarılı olursa, teknolojinin ilk kullanıcısı büyük olasılıkla Intel’in yapay zeka hızlandırıcıları olacaktır.
Haberi DH'de Gör
{{body}}
{{/longBody}} {{^longBody}}{{body}}
{{/longBody}}