Son Aramalarınız TEMİZLE
    Genel Hızlı Tercihler Sıfırla
    Header'ı Tuttur
    Header'da Teknoloji Gündemi
    Anasayfa
    Büyük Slayt ve Popüler Haberler
    Döşeme Stili Ana Akış
    Kaydırarak Daha Fazla İçerik Yükle
    İçerikleri Yeni Sekmede Aç
    Detay Sayfaları
    Kaydırarak Sonraki Habere Geçiş
    Renk Seçenekleri
    Gece Modu (Koyu Tema)
    Sadece Videolar için Gece Modu

    Qimonda ilk GDDR5 belleklerini HD 4800 serisi için AMD'ye veriyor

    12 yıl
    10,2b
    01
    48
    Diğer
    İnceleme, Test ve Analiz Editörü
    Bugün hem AMD hemde Qimonda cephesinden GDDR5 kullanımına yönelik resmi açıklamalar geldi. AMD uzunca bir süredir bilinen GDDR5 kullanımına yönelik olarak yaptığı resmi açıklama ile "doğrulama" yaparken Qimonda ise üretime hazır ilk örneklerinin geliştirilmesinin üzerinden henüz 6 ay geçmesine rağmen AMD-ATi'nin Radeon HD 4800 serisine yönelik olarak hacimli GDDR5 satışına başlamanın mutluluğunu yaşadıklarını belirtti. ATi'nin Radeon HD 4850 ve 4870 modellerinde kullanılacak olan GDDR5 belleklerin 4.0Gbps gibi yüksek sürati sağlayacak şekilde sertifikilandırıldığı da ifade ediliyor. Bilindiği üzere Qimonda'nın yanı sıra Samsung ve Hynix de GDDR5 konusunda yoğun mesai harcamakta. GDDR4 bellek kullanımından sonra GDDR5 kullanımına da ilk adım atan ünvanına kazanan AMD-ATi'yi takiben Nvidia'nın ise nasıl bir yol izleyeceğini birlikte göreceğiz.

    Yorum Yaz Bu haberi, mobil uygulamamızı kullanarak indirip,
    istediğiniz zaman (çevrim dışı bile) okuyabilirsiniz:
    DH Android Uygulamasını İndir DH iOS Uygulamasını İndir
    Yorumlar (3) Yorum Yaz Forumda Gör
    Kenan Yapıcı (@theyapici) 12 yıl
    • Monolithic 512Mbit GDDR5 SGRAM (2Mbit x 32 I/O x 8

    banks and 4Mbit x 16 I/O x 8 banks)

    • x32/x16 mode configuration set at power-up with EDC pin

    • Quarter data-rate differential clock inputs CK/CK for

    address and commands

    • Two half data-rate differential clock inputs WCK/WCK,

    each associated with two data bytes (DQ, DBI, EDC)

    • Single ended interface for data, address and command

    • Double Data Rate (DDR) data (WCK)

    • Single Data Rate (SDR) command (CK)

    • Double Data Rate (DDR) addressing (CK)

    • Write data mask function (single/double byte mask) via

    address bus

    • 8 internal banks

    • 4 bank groups for tCCD = 3 tCK

    • 8n prefetch architecture: 256 bit per array Read or Write

    access

    • Burst Length: 8 only

    • Data bus inversion (DBI) and address bus inversion (ABI)

    • Input/output PLL on/off mode

    • Address training: address input monitoring via DQ pins

    • WCK2CK clock training: phase information via EDC pins

    • Data read and write training via Read FIFO

    (FIFO depth = 5)

    • Read FIFO pattern preload by LDFF command

    • Direct write data load to Read FIFO by WRTR command

    • Consecutive read of Read FIFO by RDTR command

    • Programmable EDC hold pattern for CDR

    • Read/Write data transmission integrity secured by cyclic

    redundancy check (CRC–8)

    • Auto Precharge option for each burst access

    • Programmable CAS latency: 6 to 20 tCK

    • Programmable Write latency: 3 to 7 tCK

    • Programmable CRC READ latency: 0 to 2 tCK

    • Programmable CRC WRITE latency: 8 to 11 tCK

    • Digital tRAS lockout

    • RDQS mode on EDC pin

    • Data output mode for Vendor ID, density and FIFO depth

    • Low Power modes

    • On-chip temperature sensor with read-out

    • Auto refresh and self refresh modes

    • 32ms data retention (8k cycles)

    • Automatic temperature sensor controlled self refresh rate

    • On-die termination (ODT): nom. values of 60 Ω or 120 Ω

    • Pseudo open drain (POD–15) compatible outputs (40 Ω

    pulldown, 60 Ω pullup)

    • ODT and output driver strength auto-calibration with

    external resistor ZQ pin (120 Ω)

    • Programmable termination and driver strength offsets

    • Selectable external or internal VREF for data inputs;

    programmable offsets for internal VREF

    • Separate external VREF for address / command inputs

    • Boundary Scan function with SEN pin

    • Mirror function with MF pin

    • VDD 1.5V +/- 0.045 V

    • VDDQ 1.5V +/- 0.045 V

    • PG-TFBGA 170

    • RoHS Compliant Product1)

    1)

    kendi sitesinden gecikme süreleri cas6 iyi yani
    mehmet aydemir (@x1650Pro) 12 yıl
    ddr sürekli yükseltmek marifet değil bakalım performansı nasıl olacak

    şunuda unutmamak lazım nvidia ddr3 de bu kadar iyi ddr5'e geçse atiyi süpürür

    Semih Karadağ (@DcD-Semih) 12 yıl
    Ati için hayırlı olur inşallah
    Yorum Yaz Forumda Yanıtla
    B I U " İçerik Göm DH Video Twitter YouTube Instagram Vine Künye BSC Oyun IMDb - url img @
    Nasıl eklemek istersiniz?
    Sorgu:
    Alternatif Görünümler Geri Bildirim